



Questions de cours

1. Lorsqu'un circuit logique est réalisé sous forme d'un circuit électronique, il faut tenir compte des limitations des portes logiques réelles par rapport aux portes idéales pour lesquelles le circuit a été conçu. Donnez quelques exemples de propriétés des composants qui peuvent conduire à un écart de comportement entre le circuit électronique et son schéma théorique idéalisé. Expliquez, pour chaque exemple que vous donnez, de quelle manière cela peut provoquer des dysfonctionnements du circuit. (2 points)
2. Expliquez le fonctionnement d'un circuit Schmitt-trigger à l'entrée d'une porte logique, et en particulier le rôle des deux seuils S_{IH} et S_{IL} qui le caractérisent. (1 point)
3. On voudrait prédire le signal de sortie d'un inverseur dont l'entrée reçoit un signal bruité $a(t)$ comme celui représenté ci-dessous:



On considère deux types d'inverseurs:

- a) Un inverseur qui interprète un signal en entrée dans l'intervalle $[0 : S_{IL}]$ comme entrée logique L , un signal en entrée dans l'intervalle $[S_{IH} : 1]$ comme entrée logique H . Le niveau logique associé à un signal entre S_{IL} et S_{IH} est indéfini (X).
- b) Un inverseur muni en entrée d'un circuit Schmitt-trigger, dont les seuils de basculement sont S_{IL} et S_{IH} .


Tracez les chronogrammes de l'état *de sortie* des deux inverseurs au-dessus du graphe montrant le signal en entrée $a(t)$ et les deux seuils S_{IL} et S_{IH} . Marquez donc l'état de chaque inverseur en noircissant la ligne $H/X/L$ correspondante (X correspond à un état de sortie non défini) aux bons endroits, de manière semblable à ceci:  et dessinez des lignes verticales reliant chaque changement (potentiel) d'état au point de la courbe $a(t)$ où il a lieu.

N'oubliez pas de joindre cette feuille à votre copie! (2 points)

Examen d'électronique numérique, EIDD (Adrian Daerr)

mardi 10 janvier 2017, 12h-15h

4. a) Rappeler le tableau de vérité d'un soustracteur élémentaire prenant deux bits (a, b) et une retenue r en entrée, et affichant en sortie la différence $\Delta = a - b - r$ et la retenue R à reporter. (1 point)
- b) À partir d'un tel soustracteur élémentaire, qu'on représentera par le symbole suivant:




dessiner le schéma d'un soustracteur de deux mots de 4 bits. (1 point)

Compteur synchrone BCD

On souhaite réaliser un compteur synchrone en code BCD à l'aide de quatre bascules T et de portes logiques. Pour rappel, une bascule T est une bascule qui ne possède qu'une entrée T (*toggle*) en plus de l'entrée horloge C (*clock*). L'état de sortie Q bascule à chaque front montant $0 \rightarrow 1$ de l'horloge C si et seulement si $T = 1$. Le tableau de vérité de la bascule T ainsi que le codage BCD sont rappelés dans les tableaux suivants:

| chiffre | bits: $Q_D Q_C Q_B Q_A$ |
|---------|-------------------------|
| 0 | 0 0 0 0 |
| 1 | 0 0 0 1 |
| 2 | 0 0 1 0 |
| 3 | 0 0 1 1 |
| 4 | 0 1 0 0 |
| 5 | 0 1 0 1 |
| 6 | 0 1 1 0 |
| 7 | 0 1 1 1 |
| 8 | 1 0 0 0 |
| 9 | 1 0 0 1 |



| T | C | Q_{n+1} | comportement |
|-----|--|------------------|--------------|
| 1 | \nearrow ($0 \rightarrow 1$) | $\overline{Q_n}$ | basculement |
| 1 | \searrow ($1 \rightarrow 0$), 0, 1 | Q_n | maintien |
| 0 | X (\searrow , 0, \nearrow , 1) | Q_n | maintien |

5. [Question de cours] Comment peut-on facilement construire un compteur binaire synchrone sur n bits avec n bascules T ? (1 point)

Le branchement recherché dans cet exercice est un peu plus compliqué, puisqu'il doit faire en sorte que le compteur bascule vers zéro après l'état «9». L'idée est de faire en sorte que les entrées $T_D T_C T_B T_A$ des bascules valent 1 exactement lorsque le chiffre binaire $Q_i, i \in \{D, C, B, A\}$ correspondant doit changer au prochain front d'horloge.

6. Construisez un tableau de vérité donnant les nouvelles valeurs $Q'_D Q'_C Q'_B Q'_A$ du compteur en fonction des anciennes. Marquez dans chaque ligne d'une étoile les chiffres $Q_i, i \in \{D, C, B, A\}$ qui changent (Q'_i est différent de Q_i). Ces étoiles indiquent que le T_i correspondant doit valoir 1 dans cet état. Ajouter quatre colonnes pour les T_i et noter leurs valeurs. (1 point)


Examen d'électronique numérique, EIDD (Adrian Daerr)

mardi 10 janvier 2017, 12h-15h

7. Que peut-on dire de T_A ? Trouver des expressions logiques simplifiées pour les trois autres T_D, T_C, T_B à l'aide de diagrammes de Karnaugh. Montrer par exemple que $T_C = Q_B \cdot Q_A$. (2 points)
8. Dessinez un schéma, avec quatre bascules T et des portes logiques, qui réalise un compteur BCD. Vous avez toutes les portes de base, y compris l'inverseur, à votre disposition. (1 point)
9. Si Δt est le temps qu'il faut pour que la sortie d'une porte ou d'une bascule change suite à un changement à l'entrée (*temps de propagation*), quel est le délai minimum entre deux fronts montants de l'horloge qu'il faut respecter dans votre circuit pour éviter une erreur de comptage? (1 point)
10. De même, au bout de combien de temps après le front montant de l'horloge est-on sûr d'avoir la nouvelle valeur du compteur aux bornes $Q_D Q_C Q_B Q_A$? (1 point)
11. Dessinez le graphe de fluence du compteur en représentant tous les 16 états, y compris donc les six valeurs de 10 à 15 non prévues en fonctionnement normal, et les transitions entre ces états provoqués par le front montant de l'horloge. (2 points)

Logique séquentielle

Que fait le circuit suivant (les bascules sont de type T)?



12. À quoi voit-on qu'il s'agit d'un circuit séquentiel (plusieurs réponses possibles)? (1 point)
13. Analyser le circuit et établir un tableau décrivant le changement des sorties au front montant de l'horloge C en fonction de la deuxième entrée E et de variables internes appropriées. Un résumé du comportement des bascules T se trouve dans l'introduction de l'exercice précédent. (2 points)
14. Dessiner le graphe d'évolution (graphe de fluence) du circuit et décrire son comportement. À quoi pourrait-il servir?